一般企業 | 專業人才
工程師(日本)
數位IC設計工程師/類比IC設計工程師｜ IC設計相關業 ｜日本 ｜面議 (經常性薪資達4萬元或以上)
日期：2026/07/20 編號：FC02015336
關鍵能力
IC Design Flow
工作職責
Memory研發
理想人選
IC Design／Memory Design
其他條件
學歷：不拘
科系：不拘
年資：3年以上工作經驗
語文：
不拘
管理責任：不需負擔管理責任
出差外派：無需出差外派
語文：
不拘
公司福利
法定項目：
福利制度：
家庭照顧假
勞保
健保
陪產假
產假
特別休假
育嬰留停
勞退提撥金
產檢假
員工體檢
福利制度：
員工紅利
員工認股
三節獎金/禮品
員工餐廳
員工舒壓按摩
生活工作諮詢
旅遊補助
部門聚餐
社團活動
家庭日
健身房
停車位
其他值得一試的好工作
一般企業 | 專業人才
數位IC 設計_工程師/主管
數位IC設計工程師｜IC設計相關業｜新竹縣市全區 ｜面議 (經常性薪資達4萬元或以上)
SystemVerilog
FPGA
RTL
負責 Display Port IP 規劃與設計
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
一般企業 | 專業人才
DV/ 數位ic 設計工程師
數位IC設計工程師｜通訊機械器材相關業｜竹北｜面議 (經常性薪資達4萬元或以上)
EDA
Verilog
RTL
Verification of digital design ,most on serdes phy ip using UVM , including
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
一般企業 | 專業人才
Sr. Digital/Logic Design Engineer
數位IC設計工程師/類比IC設計工程師｜IC設計相關業｜竹北｜面議 (經常性薪資達4萬元或以上)
PCIE
USB
1. Design RTL/Logic using Verilog
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
一般企業 | 專業人才
IC design工程師(台北或新竹)
類比IC設計工程師/數位IC設計工程師｜半導體製造業｜新莊區‧五股區‧泰山區｜面議 (經常性薪資達4萬元或以上)
類比IC電路設計
1. build up verilog testbench
2. fullchip verilog simulation/verification
3. verilog behavior models creation
4. pattern pool coverage raising up
2. fullchip verilog simulation/verification
3. verilog behavior models creation
4. pattern pool coverage raising up
一般企業 | 專業人才
駐外會計主管
主辦會計/財務分析／財務人員/稅務人員｜光電產業｜新竹市｜面議 (經常性薪資達4萬元或以上)
分析管理會計資訊
會計作業
稅務作業
會計師查帳
會計或審計專業知識
會計核算和帳務處理
竹科上市光通訊廠誠徵 海外會計主管一名
1. 負責會計制度與作業流程規劃及優化，督導帳務處理與結帳作業，確保符合會計準則、稅務法令及內部控制規範。
2. 編製及審核財務報表、管理報表與各項財務分析，追蹤營運績效及異常差異，提供管理階層決策建議。
3. 負責資金調度、現金流管理、年度預算編列與預實分析，並支援總部財務報表整合及相關專案需求。
4. 督導稅務申報、海關核銷及法遵相關作業，協助跨公司財會業務推動，並配合集團輪調及其他專案任務。
2. 編製及審核財務報表、管理報表與各項財務分析，追蹤營運績效及異常差異，提供管理階層決策建議。
3. 負責資金調度、現金流管理、年度預算編列與預實分析，並支援總部財務報表整合及相關專案需求。
4. 督導稅務申報、海關核銷及法遵相關作業，協助跨公司財會業務推動，並配合集團輪調及其他專案任務。
一般企業 | 中階
成本會計管理師、成本會計主管（經/副理級）
成本會計/財務分析／財務人員/財務或會計主管｜光電產業｜新竹市｜面議 (經常性薪資達4萬元或以上)
分析管理會計資訊
成本會計
竹科上市光通訊廠誠徵一名成本會計主管
負責製造業成本會計、帳務管理及營運分析，執行成本控管、財務報表編製、內控管理與策略分析，支援 B U/L.O.B. 營運決策。
一般企業 | 高階
財會稅務主管
財務或會計高階主管｜光電產業｜新竹市｜NTD 1,500,000~2,000,000
經營績效分析
稅務
公司財務
財務及營業分析
財務策略
竹科上市光通訊廠誠徵一名財會稅務主管
*集團財務與稅務治理：規劃並推動國內外稅務管理機制，掌握各地稅務法令與政策變化，統籌稅務申報、查核及關係人交易管理，提供營運與管理團隊專業財稅建議。
*投資決策與專案管理：參與投資案評估、併購整合及資本支出規劃，建立財務分析模型，評估投資效益與風險，並追蹤專案執行成果，提升資金運用效率。
*經營績效分析：整合財務資訊，執行成本、獲利及營運績效分析，協助預算規劃、風險控管及策略執行，提供管理階層決策所需之分析報告。
*海外營運財務支援：支援海外據點財務管理與制度建置，協助當地財會、稅務及法規遵循，維持與外部專業機構及相關單位良好合作，確保跨國營運順利推動。
*投資決策與專案管理：參與投資案評估、併購整合及資本支出規劃，建立財務分析模型，評估投資效益與風險，並追蹤專案執行成果，提升資金運用效率。
*經營績效分析：整合財務資訊，執行成本、獲利及營運績效分析，協助預算規劃、風險控管及策略執行，提供管理階層決策所需之分析報告。
*海外營運財務支援：支援海外據點財務管理與制度建置，協助當地財會、稅務及法規遵循，維持與外部專業機構及相關單位良好合作，確保跨國營運順利推動。
上市櫃 | 高階
上市國際建築集團-投資策略長
營建主管｜建築工程業｜高雄市｜面議 (經常性薪資達4萬元或以上)
建築集團經營管理
1.上市國際建築集團_ 投資策略長，高階經營主管。
2.此職務年薪可達: 新台幣四百萬以上 (另有紅利積效獎金)。
3.需有上市櫃集團投資及策略規劃經驗。
4.上班地點 : 台北市中山區 (集團總部)
2.此職務年薪可達: 新台幣四百萬以上 (另有紅利積效獎金)。
3.需有上市櫃集團投資及策略規劃經驗。
4.上班地點 : 台北市中山區 (集團總部)
1.需有上市櫃集團投資及策略規劃經驗10年以上經驗。
不符合你的期望嗎？
你可以先成為儲備人選，未來若有適合您的職務，我們將會主動與您聯絡。