一般企業 | 專業人才
Sr. Digital/Logic Design Engineer
數位IC設計工程師/類比IC設計工程師｜ IC設計相關業 ｜竹北 ｜面議 (經常性薪資達4萬元或以上)
日期：2026/06/09 編號：FC02014141
關鍵能力
PCIE
USB
工作職責
1. Design RTL/Logic using Verilog
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
理想人選
2+ years Experience in PCIE , USB, MIPI, SATA, TCON , Driver Digital Design
其他條件
學歷：碩士
科系：理工相關學科類
年資：5年以上工作經驗
語文：
英文：聽/中等 說/中等 讀/中等 寫/中等
管理責任：不需負擔管理責任
出差外派：無需出差外派
語文：
英文：聽/中等 說/中等 讀/中等 寫/中等
公司福利
法定項目：
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
產檢假
就業保險
職災保險
其他值得一試的好工作
上市櫃 | 專業人才
研發工程師主管
類比IC設計工程師/數位IC設計工程師｜IC設計相關業｜竹北｜面議 (經常性薪資達4萬元或以上)
RTL
LDO
電源
有南部工作機會
PMIC
DC to DC
產品:車用/電池/PC/CHARGER
DC to DC
產品:車用/電池/PC/CHARGER
一般企業 | 專業人才
DV/ 數位ic 設計工程師
數位IC設計工程師｜通訊機械器材相關業｜竹北｜面議 (經常性薪資達4萬元或以上)
EDA
Verilog
RTL
Verification of digital design ,most on serdes phy ip using UVM , including
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
一般企業 | 專業人才
數位IC 設計_工程師/主管
數位IC設計工程師｜IC設計相關業｜新竹縣市全區 ｜面議 (經常性薪資達4萬元或以上)
SystemVerilog
FPGA
RTL
負責 Display Port IP 規劃與設計
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
一般企業 | 專業人才
IC design工程師(台北或新竹)
類比IC設計工程師/數位IC設計工程師｜半導體製造業｜新莊區‧五股區‧泰山區｜面議 (經常性薪資達4萬元或以上)
類比IC電路設計
1. build up verilog testbench
2. fullchip verilog simulation/verification
3. verilog behavior models creation
4. pattern pool coverage raising up
2. fullchip verilog simulation/verification
3. verilog behavior models creation
4. pattern pool coverage raising up
一般企業 | 中階
董事長特別助理
主管特別助理｜不動產經營業｜台北市｜面議 (經常性薪資達4萬元或以上)
專案推動
專案管理
經營策略分析
1 協助高階主管進行公司內部管理稽核事項(如：整合標準化工作流程、規劃及推動各項管理規章及制度)。
2 負責公司經營策略分析、整合規劃、推動與執行。
3 協助經營團隊執行公司之決議事項及各項專案。
4 研擬營運計劃及年度專案規劃。
5 具建設業及國際業務推廣經驗。
2 負責公司經營策略分析、整合規劃、推動與執行。
3 協助經營團隊執行公司之決議事項及各項專案。
4 研擬營運計劃及年度專案規劃。
5 具建設業及國際業務推廣經驗。
上市櫃 | 高階
上市國際建築集團-投資策略長
營建主管｜建築工程業｜高雄市｜面議 (經常性薪資達4萬元或以上)
建築集團經營管理
1.上市國際建築集團_ 投資策略長，高階經營主管。
2.此職務年薪可達: 新台幣四百萬以上 (另有紅利積效獎金)。
3.需有上市櫃集團投資及策略規劃經驗。
4.上班地點 : 台北市中山區 (集團總部)
2.此職務年薪可達: 新台幣四百萬以上 (另有紅利積效獎金)。
3.需有上市櫃集團投資及策略規劃經驗。
4.上班地點 : 台北市中山區 (集團總部)
1.需有上市櫃集團投資及策略規劃經驗10年以上經驗。
一般企業 | 專業人才
AI Project Manager (AI DX)
專案經理/其他專案管理師/營運管理師／系統整合／ERP專案師｜電腦及其週邊設備製造業｜新店區｜面議 (經常性薪資達4萬元或以上)
AI Project Manager
AI DX
DX
digital transformation
AI tool
專案管理
• Define and execute AI application roadmap (short-, mid-, long-term)
• Identify opportunities to apply AI to improve efficiency and business processes
• Lead cross-functional projects and manage external vendors/partners
• Oversee project execution, resource planning, and delivery
• Collaborate with technical teams to translate business needs into AI solutions
• Identify opportunities to apply AI to improve efficiency and business processes
• Lead cross-functional projects and manage external vendors/partners
• Oversee project execution, resource planning, and delivery
• Collaborate with technical teams to translate business needs into AI solutions
不符合你的期望嗎？
你可以先成為儲備人選，未來若有適合您的職務，我們將會主動與您聯絡。