數位IC 設計_工程師/主管

PMIC
DC to DC
產品:車用/電池/PC/CHARGER

1. High speed SerDes PHY design;
2. MIPI C/D PHY Serdes analog circuit design.

Senior Analog circuit design engineer who meets one of following qualifications:
1. Proven track record on design of analog building blocks,
such as Bandgap reference, Charge pump, Regulator, Voltage reference.
2. Proven track record on design of high speed PHY and mixed-signal circuit,
such as High speed Transmitters and Receivers, DLL & DCC, PLL.
Familiar with DDR5 or LPDDR5 PHY design is a plus.
3. Proven track record on design of memory core circuit,
Such as Sense Amplifier, Word/Column Line driver and decoder, array architecture and floor planning.
Experience with DRAM design is a plus.

Verification of digital design ,most on serdes phy ip using UVM , including   
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for  functional coverage
.code coverage
.co –simulation with analog phy

1. Design RTL/Logic using Verilog
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug

1. 規劃集團 ESG策略
2. 制定集團大型專案計畫及相關執行方案
3. ESG團隊及業務管理

1.負責捷運專案的整體規劃、設計與實施管理。
2.確保項目在預算和時程內完成，並符合所有技術標準和規範。
3.協調內外部資源，管理項目的進度、風險與品質。
4.與政府機構、承包商、工程團隊保持有效溝通，解決專案中的各種問題與挑戰。
5.編制項目報告並向高層管理層匯報專案狀況，提出風險應對策略。
6.負責建立並管理項目團隊，確保各項工作順利進行。

【工作內容】
1. 產品需求分析、線上時程規劃設計及掌控。透過用戶分析、需求收斂、競品分析、網站使用者數據等方式蒐集產品的需求及回饋，以及跨部門溝通，從技術端和需求端，研擬產品推進項目及時程。
2. 使用者介面雛型設計、程式規格、測試計畫、測試報告等相關文件。
3. 協助軟體測試和驗收，確保軟體功能符合規格要求及需求。
4. 產品設計Task撰寫，包括產品規格書、WireFrame和UX設計。
5. 協助導入開發之產品，並提供使用者系統操作的教育訓練。
6. 與技術團隊合作，協助產品系統優化推進，和理解AI應用
7. 協助產品使用者的使用疑問及取得產品回饋
8. 具有SA系統分析和UX經驗能力，偏軟體分析師技能，收斂需求，設計產品，發包工程師