IC設計工程師 / 半導體工程師
半導體業
新竹縣市全區
面議
關鍵能力
數位晶片產品開發數位ic設計
工作職責
1.standard CMOS-based DRAM circuit design
2.full chip level simulation & verification
3.working with layout and CAD team
2.full chip level simulation & verification
3.working with layout and CAD team
理想人選
其他條件
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
其他條件
學歷：碩士
科系：物理相關科系,材料工程相關,電機相關科系
年資：3年以上工作經驗
管理責任：不需負擔管理責任
出差外派：無需出差外派
科系：物理相關科系,材料工程相關,電機相關科系
年資：3年以上工作經驗
語文：
英文：聽/中等 說/中等 讀/中等 寫/中等
出差外派：無需出差外派
公司福利
法定項目：勞保 健保 陪產假 產假 特別休假 育嬰留停 女性生理假 勞退提撥金 產檢假 就業保險 職災保險
