一般企業 | 中階
【半導體材料大廠】製程技術主管
生產管理主管/生產技術／製程工程師/特用化學工程師｜ 化學原料製造業 ｜高雄市 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
日期：2026/03/24 編號：EA04014855
⭐️ 求人トレンド
** 上市櫃公司，股價表現亮眼
** 與台灣一線半導體公司合作
主な能力
試產／量產時的產品異常分析改善
生產成本控制
產品生產製程規劃及工時估算
負責生產製程管制與調配
合成研發
DSC
職務責任
1. 主導合成製程技術的開發、精進製程良率與生產穩定度。
2. 負責合成專業人才之技術培訓，建立具專業標準的作業體系。
3. 成本控制、原物料耗損管理及研發/生產資源配置。
4. 品質體系驅動與改善。
5. 熟 DCS系統，落實高度自動化生產監控與安全管理。
6. 擴廠與建廠戰略規劃
2. 負責合成專業人才之技術培訓，建立具專業標準的作業體系。
3. 成本控制、原物料耗損管理及研發/生產資源配置。
4. 品質體系驅動與改善。
5. 熟 DCS系統，落實高度自動化生產監控與安全管理。
6. 擴廠與建廠戰略規劃
理想的な求人
- 化學、化工、高分子材料相關系所碩士或博士學歷。
- 具備 10年以上化學合成廠經驗，並有 3 年以上跨團隊或跨部門管理。
- 精通 DCS 系統操作與參數邏輯設定；具備新廠建設、擴產專案或設備自動化導入經驗者尤佳。
- 具備 10年以上化學合成廠經驗，並有 3 年以上跨團隊或跨部門管理。
- 精通 DCS 系統操作與參數邏輯設定；具備新廠建設、擴產專案或設備自動化導入經驗者尤佳。
その他条件
経歴:無制限
学科:無制限
経歴:職務経験10年以上
言語:
英語：聞く/普通 話す/普通 読む/普通 書く/普通
管理責任:未定
出張・出向:出張なし
言語:
英語：聞く/普通 話す/普通 読む/普通 書く/普通
会社の福利厚生
法定項目:
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
產檢假
就業保險
職災保險
其他值得一試的好工作
一般企業 | 高階
越南製程主管
生產技術／製程工程師｜印刷電路板製造業(PCB)｜越南｜待遇面談 (給与条件は常に4万台湾ドル以上)
工廠設備設計與改善
製程
上巿櫃公司褔利佳
大學以上科系不拘
管理製程工程團隊
管理製程工程團隊
一般企業 | 高階
生產製造主管(儲備廠長)
工廠主管/廠長｜光電產業｜新竹市｜待遇面談 (給与条件は常に4万台湾ドル以上)
生產效率提升
生產效率提升
製造管理
製程
5S
建立標準生產流程
生產管理
1.台商海外工廠產線管理制度的建立與修正
2.6S與現場管理
3.生產計劃/生產準備管理
4.生產控制/各站物料平衡控制
5.良率與品質控制
6.已改善導入與執行確認
7.產線人員管理
2.6S與現場管理
3.生產計劃/生產準備管理
4.生產控制/各站物料平衡控制
5.良率與品質控制
6.已改善導入與執行確認
7.產線人員管理
上場 | 中階
FMC製程工程課長
半導體製程工程師｜半導體製造業｜高雄市｜待遇面談 (給与条件は常に4万台湾ドル以上)
良率提升
Yield improve
AI相關上市封測廠
1.新產品開發、新材料評估，和工程品試作、驗證管理。
2.量產品製程良率及產線異常改善，跨部門溝通協調。
3.專案時程規劃，製程管控項目統整與問題解決。
4.報表彙整、進度回報與異常狀況處理，客戶問題回覆。
5.人員日常管理。
2.量產品製程良率及產線異常改善，跨部門溝通協調。
3.專案時程規劃，製程管控項目統整與問題解決。
4.報表彙整、進度回報與異常狀況處理，客戶問題回覆。
5.人員日常管理。
上場 | 高階
先進封裝材料開發專案協理 (Underfill / TIM / CPO)
材料研發人員｜合成樹脂／塑膠及橡膠製造業｜新北市｜待遇面談 (給与条件は常に4万台湾ドル以上)
化學製程研發
配方開發
tim2
tim1
underfill
上市公司進軍新市場
領導樹脂開發團隊進行高分子配方設計、改質及功能驗證，建立電子級樹脂技術之核心競爭力。
主導 Underfill 與 TIM1 / TIM2 的產品開發路徑
專注於 CPO (Co-Packaged Optics) 相關封裝樹脂研究，針對下一代光學傳輸模組開發低介電、高可靠度且具備優異光學特性的封裝材料。
深度掌握材料於半導體封裝廠的製程實務，如點膠路徑、真空熟成、應力分析等，以確保產品與製程的高度相容性。
主導新產品開發流程，串接研發端與客戶需求，達成快速設計導入與規模化生產。
主導 Underfill 與 TIM1 / TIM2 的產品開發路徑
專注於 CPO (Co-Packaged Optics) 相關封裝樹脂研究，針對下一代光學傳輸模組開發低介電、高可靠度且具備優異光學特性的封裝材料。
深度掌握材料於半導體封裝廠的製程實務，如點膠路徑、真空熟成、應力分析等，以確保產品與製程的高度相容性。
主導新產品開發流程，串接研發端與客戶需求，達成快速設計導入與規模化生產。
一般企業 | 專業人才
黃光製程工程師
半導體製程工程師/生產技術／製程工程師｜電腦及其週邊設備製造業｜平鎮‧龍潭 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
半導體製程
黃光製程
台灣上市公司及日本百年企業共同研發與發起成立，褔利佳
1. 黃光製程管理與維護
2. 異常分析處理與改善
3. 新物料、新設備評估建置 4. 主管交辦事務
2. 異常分析處理與改善
3. 新物料、新設備評估建置 4. 主管交辦事務
一般企業 | 專業人才
濕製程工程師
半導體製程工程師/生產技術／製程工程師｜電腦及其週邊設備製造業｜平鎮‧龍潭 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
wet etching
濕製程
台灣上市公司及日本百年企業共同研發與發起成立，福利佳
1. 現場製程管理維護
2. 異常分析處理與改善
3. 新物料、新設備評估建置 4. 主管交辦事務
2. 異常分析處理與改善
3. 新物料、新設備評估建置 4. 主管交辦事務
上場 | 高階
封裝製程管理主管（Packaging Process Lead）
半導體製程工程師/生產技術／製程工程師/生產管理主管｜半導體製造業｜高雄市｜待遇面談 (給与条件は常に4万台湾ドル以上)
半導體材料良率分析
bumping
Die bond
電性分析
晶圓級封裝
產品良率
製程異常分析
封裝開發
製程技術開發
半導體封裝製程
良率提升
良率改善
製程
About the company：
1. 指標記憶體IC封裝、測試廠。
2. 員工分紅、營運分紅、年終獎金。
3. 上市公司，員工認股計劃
1. 指標記憶體IC封裝、測試廠。
2. 員工分紅、營運分紅、年終獎金。
3. 上市公司，員工認股計劃
JD工作內容：
1. 負責封裝相關製程之整體策略規劃與執行，確保量產運作穩定，並持續推動品質與效率優化。
2. 主導製程技術改善與新產品導入，包含參數調整、流程精進及製程能力提升。
3. 建立與落實品質管理機制，針對異常狀況進行分析、追蹤與改善，確保產品符合客戶與內部標準。
4. 帶領工程團隊執行專案，並與相關單位協作（如製造、設備、品質及研發），推動跨部門整合與溝通。
1. 負責封裝相關製程之整體策略規劃與執行，確保量產運作穩定，並持續推動品質與效率優化。
2. 主導製程技術改善與新產品導入，包含參數調整、流程精進及製程能力提升。
3. 建立與落實品質管理機制，針對異常狀況進行分析、追蹤與改善，確保產品符合客戶與內部標準。
4. 帶領工程團隊執行專案，並與相關單位協作（如製造、設備、品質及研發），推動跨部門整合與溝通。
上場 | 專業人才
IC design工程師
半導體工程師｜半導體製造業｜新竹縣市全區｜待遇面談 (給与条件は常に4万台湾ドル以上)
DRAM
Senior Analog circuit design engineer who meets one of following qualifications:
1. Proven track record on design of analog building blocks,
such as Bandgap reference, Charge pump, Regulator, Voltage reference.
2. Proven track record on design of high speed PHY and mixed-signal circuit,
such as High speed Transmitters and Receivers, DLL & DCC, PLL.
Familiar with DDR5 or LPDDR5 PHY design is a plus.
3. Proven track record on design of memory core circuit,
Such as Sense Amplifier, Word/Column Line driver and decoder, array architecture and floor planning.
Experience with DRAM design is a plus.
1. Proven track record on design of analog building blocks,
such as Bandgap reference, Charge pump, Regulator, Voltage reference.
2. Proven track record on design of high speed PHY and mixed-signal circuit,
such as High speed Transmitters and Receivers, DLL & DCC, PLL.
Familiar with DDR5 or LPDDR5 PHY design is a plus.
3. Proven track record on design of memory core circuit,
Such as Sense Amplifier, Word/Column Line driver and decoder, array architecture and floor planning.
Experience with DRAM design is a plus.
