General Company | Specialty Personnel
數位IC 設計_工程師/主管
數位IC設計工程師｜ IC設計相關業 ｜新竹縣市全區 ｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
日期：2026/01/08 編號：FC02014350
Qualifications
SystemVerilog
FPGA
RTL
Responsibilities
負責 Display Port IP 規劃與設計
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
工作內容:
Display port IP leader
Display port IP architecture definition
RTL design and functional verification
FPGA verification
Synthesis and static timing analysis
Ideal Candidate
其他條件
1.熟悉DisplayPort相關設計經驗
2.具Display Port實體層設計與驗證及AS
1.熟悉DisplayPort相關設計經驗
2.具Display Port實體層設計與驗證及AS
Other Requirements
Education:No Limitations
Department:No Limitations
Experience:Over 3 years of experience
Language:
No Limitations
Management Responsibilities:To be determined
Business trip:No business trip required
Language:
No Limitations
Employee Benefits
Required by law:
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
產檢假
就業保險
職災保險
其他值得一試的好工作
Listed | Specialty Personnel
研發工程師主管
類比IC設計工程師/數位IC設計工程師｜IC設計相關業｜竹北｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
RTL
LDO
電源
有南部工作機會
PMIC
DC to DC
產品:車用/電池/PC/CHARGER
DC to DC
產品:車用/電池/PC/CHARGER
General Company | Specialty Personnel
Analog Engineer
類比IC設計工程師｜通訊機械器材相關業｜竹北｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
PLL
SerDes PHY
1. High speed SerDes PHY design;
2. MIPI C/D PHY Serdes analog circuit design.
2. MIPI C/D PHY Serdes analog circuit design.
Listed | Specialty Personnel
IC design工程師
半導體工程師｜半導體製造業｜新竹縣市全區｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
DRAM
Senior Analog circuit design engineer who meets one of following qualifications:
1. Proven track record on design of analog building blocks,
such as Bandgap reference, Charge pump, Regulator, Voltage reference.
2. Proven track record on design of high speed PHY and mixed-signal circuit,
such as High speed Transmitters and Receivers, DLL & DCC, PLL.
Familiar with DDR5 or LPDDR5 PHY design is a plus.
3. Proven track record on design of memory core circuit,
Such as Sense Amplifier, Word/Column Line driver and decoder, array architecture and floor planning.
Experience with DRAM design is a plus.
1. Proven track record on design of analog building blocks,
such as Bandgap reference, Charge pump, Regulator, Voltage reference.
2. Proven track record on design of high speed PHY and mixed-signal circuit,
such as High speed Transmitters and Receivers, DLL & DCC, PLL.
Familiar with DDR5 or LPDDR5 PHY design is a plus.
3. Proven track record on design of memory core circuit,
Such as Sense Amplifier, Word/Column Line driver and decoder, array architecture and floor planning.
Experience with DRAM design is a plus.
General Company | Specialty Personnel
DV/ 數位ic 設計工程師
數位IC設計工程師｜通訊機械器材相關業｜竹北｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
EDA
Verilog
RTL
Verification of digital design ,most on serdes phy ip using UVM , including
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
.standard spec study/design feature study
.simple vip creation or third parity vip survey
.vplan define
.building sb/assertion check ,stimulus by constraint random
.create covergroup /assertion cover for functional coverage
.code coverage
.co –simulation with analog phy
General Company | Specialty Personnel
Sr. Digital/Logic Design Engineer
數位IC設計工程師/類比IC設計工程師｜IC設計相關業｜竹北｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
PCIE
USB
1. Design RTL/Logic using Verilog
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
2. Simulate and develop IPs and Subsystems
3. Validate silicon and debug
Listed | Senior
永續長
經營管理主管｜電腦及其週邊設備製造業｜台北市｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
ESG永續管理
上市企業集團
1. 規劃集團 ESG策略
2. 制定集團大型專案計畫及相關執行方案
3. ESG團隊及業務管理
2. 制定集團大型專案計畫及相關執行方案
3. ESG團隊及業務管理
Listed | Senior
上市建築集團(甲方)捷運聯合開發案_營運副總/專案協理
營建主管｜建築工程業｜高雄市｜Salary negotiable (Regular monthly salary of NT$40,000 or above)
捷運專案規劃
捷運專案管理
工地行政相關報表製作
施工規劃
介面協調
管理工地
工地工程稽核與驗收
工程協調與問題處理
工程施工監督管理
1.上市建築集團(甲方)，福利待遇佳。
2.高階營運主管。
3.此職務年薪可達 : 兩百五十萬以上。
4.上班地點 : 高雄。(提供住宿，每月兩次高鐵票及交通費全額補助)
2.高階營運主管。
3.此職務年薪可達 : 兩百五十萬以上。
4.上班地點 : 高雄。(提供住宿，每月兩次高鐵票及交通費全額補助)
1.負責捷運專案的整體規劃、設計與實施管理。
2.確保項目在預算和時程內完成，並符合所有技術標準和規範。
3.協調內外部資源，管理項目的進度、風險與品質。
4.與政府機構、承包商、工程團隊保持有效溝通，解決專案中的各種問題與挑戰。
5.編制項目報告並向高層管理層匯報專案狀況，提出風險應對策略。
6.負責建立並管理項目團隊，確保各項工作順利進行。
2.確保項目在預算和時程內完成，並符合所有技術標準和規範。
3.協調內外部資源，管理項目的進度、風險與品質。
4.與政府機構、承包商、工程團隊保持有效溝通，解決專案中的各種問題與挑戰。
5.編制項目報告並向高層管理層匯報專案狀況，提出風險應對策略。
6.負責建立並管理項目團隊，確保各項工作順利進行。
General Company | Mid-level
知名工程公司擴編~【工程專案經理】【機房建置專案經理】
專案經理/專案業務主管/其他專案管理師｜建築及工程技術服務業｜新北市｜NTD 1,500,000~2,000,000
驗收結案
業主協調
下包採購發包
成本分析
工安管理
工程進度控管 (MS Project)
PMP 專案管理、
*客戶皆為知名企業；接軌主流產業
*近捷運站
*組織扁平，舞台大
*近捷運站
*組織扁平，舞台大
*核心統籌： 負責大型廠辦或高標準IDC機房建置案管理。
*時程與策略規劃： 具備獨立作業能力，主導工程進度規畫、風險預判與關鍵路徑控管。
*現場協作與技術整合： 專案施工期間進駐工地，監督並管理分包商施工品質，負責複雜界面（Interfacing）的技術澄清、協調與跨團隊整合。
*品質與現場控管： 嚴格落實工地人員管理、工程日誌紀錄，並針對施工品質與安全標準進行深度稽核。
*利害關係人管理： 代表公司與業主（Client）及顧問單位進行專業對接，定期主持進度報告會議，解決專案歧見。
*時程與策略規劃： 具備獨立作業能力，主導工程進度規畫、風險預判與關鍵路徑控管。
*現場協作與技術整合： 專案施工期間進駐工地，監督並管理分包商施工品質，負責複雜界面（Interfacing）的技術澄清、協調與跨團隊整合。
*品質與現場控管： 嚴格落實工地人員管理、工程日誌紀錄，並針對施工品質與安全標準進行深度稽核。
*利害關係人管理： 代表公司與業主（Client）及顧問單位進行專業對接，定期主持進度報告會議，解決專案歧見。
