Kỹ sư thiết kế IC / Kỹ sư bán dẫn
Bán dẫn
新竹縣市全區
Thỏa thuận trực tiếp
Năng lực chính
數位晶片產品開發數位ic設計
Phạm vi công việc
1.standard CMOS-based DRAM circuit design
2.full chip level simulation & verification
3.working with layout and CAD team
2.full chip level simulation & verification
3.working with layout and CAD team
Nhân tài lý tưởng
其他條件
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
Điều kiện khác
Số năm:Thạc sĩ
Khoa:Vật lý,Kỹ thuật Vật liệu,Điện cơ
Số năm:3 năm kinh nghiệm làm việc
Trách nhiệm:Không chịu trách nhiệm quản lý
Công tác xa:Không công tác xa xuất ngoại
Khoa:Vật lý,Kỹ thuật Vật liệu,Điện cơ
Số năm:3 năm kinh nghiệm làm việc
Ngôn ngữ:
Anh：Nghe/Vừa Nói/Vừa Đọc/Vừa Viết/Vừa
Công tác xa:Không công tác xa xuất ngoại
Phúc lợi
Pháp định:勞保 健保 陪產假 產假 特別休假 育嬰留停 女性生理假 勞退提撥金 產檢假 就業保險 職災保險
