IC設計エンジニア / 半導体エンジニア
半導体産業
新竹縣市全區
面談
主な能力
數位晶片產品開發數位ic設計
職務責任
1.standard CMOS-based DRAM circuit design
2.full chip level simulation & verification
3.working with layout and CAD team
2.full chip level simulation & verification
3.working with layout and CAD team
理想的な求人
其他條件
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
以下符合幾項即可：
1.MS or above with major in EE related
2.familiar with EDA tools, such as virtuso
3.familiar with circuit simulation tools (HSPICE, finesim,etc.)
4.good knowledge of transistor level CMOS circuit design
5.experience in transistor level simulation
6.experience in memory circuit design is a plus
7.hand-on experience in verilog is a plus
その他条件
経歴:修士
学科:物理科目,材料エンジニアリング,電機科目
経歴:職務経験3年以上
管理責任:管理責任なし
出張・出向:出張なし
学科:物理科目,材料エンジニアリング,電機科目
経歴:職務経験3年以上
言語:
英語：聞く/普通 話す/普通 読む/普通 書く/普通
出張・出向:出張なし
会社の福利厚生
法定項目:勞保 健保 陪產假 產假 特別休假 育嬰留停 女性生理假 勞退提撥金 產檢假 就業保險 職災保險
