上市櫃 | 專業人才
FPGA 工程師
數位IC設計工程師｜ 自動控制相關業 ｜台北市 ｜面議 (經常性薪資達4萬元或以上)
日期：2026/01/12 編號：F000004094
⭐️ 職缺優勢
上巿櫃IC設計褔利佳
關鍵能力
VHDL
Verilog
RTL Coding
FPGA
工作職責
1. FPGA implementation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
理想人選
C、C++、FPGA、RTL、Verilog、VHDL
其他條件
學歷：碩士
科系：不拘
年資：3年以上工作經驗
語文：
不拘
管理責任：不需負擔管理責任
出差外派：無需出差外派
語文：
不拘
公司福利
法定項目：
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
產檢假
就業保險
職災保險
其他值得一試的好工作
一般企業 | 專業人才
研發工程師/主管
數位IC設計工程師｜IC設計相關業｜苗栗縣市｜面議 (經常性薪資達4萬元或以上)
RTL
1. TOP/Block physical implementation (28nm以下), 有12nm/7nm 經驗尤佳
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
一般企業 | 專業人才
IC設計工程師
數位IC設計工程師/類比IC設計工程師｜IC設計相關業｜新竹縣市全區 ｜面議 (經常性薪資達4萬元或以上)
PLL
ASIC
RTL
1.Design and maintain analog circuits
2.Survey and maintain design processes
3.Survey and maintain design tools and flow
4.Help training junior engineers
5.Debugging and measuring chip
2.Survey and maintain design processes
3.Survey and maintain design tools and flow
4.Help training junior engineers
5.Debugging and measuring chip
一般企業 | 專業人才
研發工程師主管
其他工程研發主管｜光學器材製造業｜新竹市｜面議 (經常性薪資達4萬元或以上)
機構設計
軟韌體開發
1. AOI programming, system design and integration
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
一般企業 | 中階
機構技術職/主管職
機構工程師｜電池製造業｜新竹縣市全區 ｜面議 (經常性薪資達4萬元或以上)
機構設計
1.電池設計、圖面產出
2.客戶需求確認及尺寸達標、製程可行性評估
3.工廠製程溝通協調
4.產品問題分析及改善方向討論
2.客戶需求確認及尺寸達標、製程可行性評估
3.工廠製程溝通協調
4.產品問題分析及改善方向討論
一般企業 | 基層主管
研發主管
其他工程研發主管｜印刷電路板製造業(PCB)｜桃園市｜面議 (經常性薪資達4萬元或以上)
新技術開發
1. 新製程設立
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
一般企業 | 專業人才
資深 Cable工程師
產品事業處主管/產品設計師/專案經理｜其他電子零組件相關業｜中和區‧永和區｜面議 (經常性薪資達4萬元或以上)
PFMEA
產品開發
績優高頻Cable大廠
1. 接收國內/外客戶需求，制定產品規格提供。
2. 產品設計PFMEA、BOM表、PMP及產品圖面。
3. 線纜/線束產品開發與測試。
4. 材料選型及產品報價。
2. 產品設計PFMEA、BOM表、PMP及產品圖面。
3. 線纜/線束產品開發與測試。
4. 材料選型及產品報價。
外商 | 專業人才
Design Verification Engineer
數位IC設計工程師｜半導體製造業｜新竹縣市全區 ｜面議 (經常性薪資達4萬元或以上)
數位ic設計
Product : OLED DDI
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
