上市柜 | 专业人才
研發工程師
數位IC設計工程師｜ IC設計相關業 ｜新竹市 ｜面议 (经常性薪资达4万元或以上)
日期：2026/02/12 編號：F000006056
⭐️ 职缺优势
工作穩定 公司發展好
关键能力
RTL Coding
工作职责
影像演算法、數位RTL Coding
理想人选
1 RTL design
2 Linux
3 TCL/Python/Perl/Csh/Bash
4 video-related chips
5 AHB/AXI/APB/DDR
Having successful tape-outs projects
2 Linux
3 TCL/Python/Perl/Csh/Bash
4 video-related chips
5 AHB/AXI/APB/DDR
Having successful tape-outs projects
其他条件
学历：硕士
科系：电子相关科系
年資：3年以上工作经验
语文：
不拘
管理责任：不需负担管理责任
出差外派：无需出差外派
语文：
不拘
公司福利
法定项目：
福利制度：
哺乳室
週休二日
家庭照顧假
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
安胎假
產檢假
就業保險
員工體檢
職災保險
福利制度：
員工紅利
年終獎金
三節獎金/禮品
咖啡吧
員工舒壓按摩
結婚禮金
生育津貼
社團補助
停車費補助
員工進修補助
旅遊補助
住院慰問金
退職金提撥
部門聚餐
慶生會
社團活動
家庭日
員工停車位
員工團體保險
其他值得一試的好工作
上市柜 | 专业人才
FPGA 工程師
數位IC設計工程師｜自動控制相關業｜台北市｜面议 (经常性薪资达4万元或以上)
VHDL
Verilog
RTL Coding
FPGA
上巿櫃IC設計褔利佳
1. FPGA implementation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
一般企业 | 专业人才
研發工程師/主管
數位IC設計工程師｜IC設計相關業｜苗栗縣市｜面议 (经常性薪资达4万元或以上)
RTL
1. TOP/Block physical implementation (28nm以下), 有12nm/7nm 經驗尤佳
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
一般企业 | 专业人才
IC設計工程師
數位IC設計工程師/類比IC設計工程師｜IC設計相關業｜新竹縣市全區 ｜面议 (经常性薪资达4万元或以上)
PLL
ASIC
RTL
1.Design and maintain analog circuits
2.Survey and maintain design processes
3.Survey and maintain design tools and flow
4.Help training junior engineers
5.Debugging and measuring chip
2.Survey and maintain design processes
3.Survey and maintain design tools and flow
4.Help training junior engineers
5.Debugging and measuring chip
一般企业 | 专业人才
研發工程師主管
其他工程研發主管｜光學器材製造業｜新竹市｜面议 (经常性薪资达4万元或以上)
機構設計
軟韌體開發
1. AOI programming, system design and integration
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
一般企业 | 中阶
機構技術職/主管職
機構工程師｜電池製造業｜新竹縣市全區 ｜面议 (经常性薪资达4万元或以上)
機構設計
1.電池設計、圖面產出
2.客戶需求確認及尺寸達標、製程可行性評估
3.工廠製程溝通協調
4.產品問題分析及改善方向討論
2.客戶需求確認及尺寸達標、製程可行性評估
3.工廠製程溝通協調
4.產品問題分析及改善方向討論
一般企业 | 基層主管
研發主管
其他工程研發主管｜印刷電路板製造業(PCB)｜桃園市｜面议 (经常性薪资达4万元或以上)
新技術開發
1. 新製程設立
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
一般企业 | 专业人才
資深 Cable工程師
產品事業處主管/產品設計師/專案經理｜其他電子零組件相關業｜中和區‧永和區｜面议 (经常性薪资达4万元或以上)
PFMEA
產品開發
績優高頻Cable大廠
1. 接收國內/外客戶需求，制定產品規格提供。
2. 產品設計PFMEA、BOM表、PMP及產品圖面。
3. 線纜/線束產品開發與測試。
4. 材料選型及產品報價。
2. 產品設計PFMEA、BOM表、PMP及產品圖面。
3. 線纜/線束產品開發與測試。
4. 材料選型及產品報價。
外商 | 专业人才
Design Verification Engineer
數位IC設計工程師｜半導體製造業｜新竹縣市全區 ｜面议 (经常性薪资达4万元或以上)
數位ic設計
Product : OLED DDI
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
