外資 | 專業人才
Design Verification Engineer
數位IC設計工程師｜ 半導體製造業 ｜新竹縣市全區 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
日期：2026/02/22 編號：F000013077
主な能力
數位ic設計
職務責任
Product : OLED DDI
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
1. Develop integrated verification environment.
2. Verify designs with system verilog and system verilog assertion.
3. Develop and optimize verification flow and methodology.
4. Good knowledge of IC design flow.
5. Scripting experience using scripting languages like Perl and Python.
理想的な求人
1. AMOLED display driver IC design experience is a plus.
2. Good knowledge of SystemVerilog/Assertion is a plus.
3. Good knowledge of shell/tcl/perl/python scripts is a plus.
4. Good job stability would be a plus.
5. Experience with the verification methodology such as UVM is a plus.
2. Good knowledge of SystemVerilog/Assertion is a plus.
3. Good knowledge of shell/tcl/perl/python scripts is a plus.
4. Good job stability would be a plus.
5. Experience with the verification methodology such as UVM is a plus.
その他条件
経歴:無制限
学科:無制限
経歴:職務経験3年以上
言語:
無制限
管理責任:管理責任なし
出張・出向:出張なし
言語:
無制限
会社の福利厚生
法定項目:
勞保
健保
陪產假
產假
特別休假
育嬰留停
女性生理假
勞退提撥金
產檢假
就業保險
職災保險
其他值得一試的好工作
一般企業 | 中階
產品工程主管
IC封裝／測試工程師/硬體測試工程師｜其他半導體相關業｜新竹縣市全區 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
半導體測試
1.負責客戶產品測試異常分析，制定測試方法改善方案。
2.主導低良率異常問題處理，跨部門協調找出根因並落實改善。
3.持續優化量產測試程式與參數，提高測試效率與良率表現。
4.監督並管理部門KPI達成狀況，推動專案目標執行。
5.能以英文與客戶或外包商溝通測試技術及專案進度。
6.執行高階主管交辦事項及專案任務。
2.主導低良率異常問題處理，跨部門協調找出根因並落實改善。
3.持續優化量產測試程式與參數，提高測試效率與良率表現。
4.監督並管理部門KPI達成狀況，推動專案目標執行。
5.能以英文與客戶或外包商溝通測試技術及專案進度。
6.執行高階主管交辦事項及專案任務。
一般企業 | 專業人才
高頻高速連接器工程師
其他特殊工程師｜被動電子元件製造業｜汐止區｜待遇面談 (給与条件は常に4万台湾ドル以上)
可靠度驗證
1. Server&Storage高頻高速連接器相關領域產品經驗尤佳
2. 新專案機構開發設計/結合高頻分析與測試結果進行設計改良與進度追蹤掌握
3. 專案跨部門溝通與整合
4. 圖面繪製/樣品測試/模具檢討
2. 新專案機構開發設計/結合高頻分析與測試結果進行設計改良與進度追蹤掌握
3. 專案跨部門溝通與整合
4. 圖面繪製/樣品測試/模具檢討
上場 | 專業人才
FPGA 工程師
數位IC設計工程師｜自動控制相關業｜台北市｜待遇面談 (給与条件は常に4万台湾ドル以上)
VHDL
Verilog
RTL Coding
FPGA
上巿櫃IC設計褔利佳
1. FPGA implementation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
2. Integration of related FPGA (high-speed) interfaces.
3. System integration and verification.
4. FPGA Design, C/C++.
5. System simulation.
上場 | 專業人才
研發工程師
數位IC設計工程師｜IC設計相關業｜新竹市｜待遇面談 (給与条件は常に4万台湾ドル以上)
RTL Coding
工作穩定 公司發展好
影像演算法、數位RTL Coding
一般企業 | 專業人才
工程師
數位IC設計工程師｜IC設計相關業｜新竹縣市全區 ｜待遇面談 (給与条件は常に4万台湾ドル以上)
數位電路驗證
數位晶片產品開發
RTL
1.EDA TOOL 客戶端支持服務
2.客戶bug解決
2.必要時支援on-site support
3.需熟悉Verilog及IC Flow
4.具獨立處理問題能力。
2.客戶bug解決
2.必要時支援on-site support
3.需熟悉Verilog及IC Flow
4.具獨立處理問題能力。
一般企業 | 專業人才
研發工程師主管
其他工程研發主管｜光學器材製造業｜新竹市｜待遇面談 (給与条件は常に4万台湾ドル以上)
機構設計
軟韌體開發
1. AOI programming, system design and integration
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
2. Software writing (C, C++, Visual C++, MFC)
3. Requires knowledge related to imaging (image processing, image sensor, image quality, tuning, calibration, camera modules)
4. Software interface program modification.
5. Machine vision software design
一般企業 | 基層主管
研發主管
其他工程研發主管｜印刷電路板製造業(PCB)｜桃園市｜待遇面談 (給与条件は常に4万台湾ドル以上)
新技術開發
1. 新製程設立
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
2. 新產品導入
3. 重要VE與製程優化
4. Trouble shooting
5. 技術趨勢掌握與交流
6. 客訴處理
一般企業 | 專業人才
研發工程師/主管
數位IC設計工程師｜IC設計相關業｜苗栗縣市｜待遇面談 (給与条件は常に4万台湾ドル以上)
RTL
1. TOP/Block physical implementation (28nm以下), 有12nm/7nm 經驗尤佳
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
2. IR rail analysis(Voltus/Redhawk)
3. Layout verification (Calibre DRC/LVS)
4. Timing closure (Tempus/PrimeTime/Tweaker)
5. Tcl/Perl/Makefile programming (有此技能者優先考量)
