Qualifications
Job Advantage
Responsibilities
晶片整合(佈局設計、封裝鍵合、晶片綜合和 STA)以及處理 SoC 設計流程。
Ideal Candidate
• 熟悉Verilog設計
• 熟悉Xilinx FPGA平台
• 熟悉SoC設計流程,如整合、綜合、DFT、STA、LEC、功耗分析等…
• 書面和口頭溝通技巧。
• 能夠描述工程工作的價值、需求、問題、風險和解決方案。
• 學習能力強,有動力在新創環境工作。
Other Requirements
Department:Electrical engineering,Computer Science & Information Engineering
Experience:Over 5 years of experience
Business trip:No business trip required
Employee Benefits