數位IC設計工程師

IC设计工程师
半导体与电子业
新竹縣市全區
面议
一般企业 | 专业人才 2022/07/16

數位IC設計工程師

IC设计工程师
半导体与电子业
新竹縣市全區
面议

关键能力

Verilog

职缺优势

頂尖跨國IC設計製造商,並具完善的內部訓練與良好的職涯發展機會

工作职责

Verilog
數位電路設計
模擬和驗證

理想人选

1. 有Verilog HDL 實作經驗
2 具有影像處理相關經驗佳

其他条件

学历:硕士
科系:电机相关科系
年資:2年以上工作经验
语文:
不拘
管理责任:不需负担管理责任
出差外派:无需出差外派

公司福利

法定项目:哺乳室,週休二日
福利制度:員工紅利,年終獎金,員工餐廳,零食櫃,咖啡吧,健身器材,社團補助,停車費補助,國內旅遊,國外旅遊,部門聚餐,慶生會,家庭日

案件编号:FC02004617

分享 Share Link Facebook Line LinkedIn Share Mail
相似的职缺