Hardware R&D
IC Design
台北市
Face-to-face negotiation
Qualifications
3GPPVerilogFPGA
Job Advantage
★優於勞基法給假制度：
☆特休10天(含)以上，按到離職依比例享有年假。
☆每年享有三天給薪病假。
★婚喪喜慶津貼。
★年度免費醫療體檢。
★慶祝你生日的歡樂慶生活動。
★不定期讓你吃飽飽的聚餐。
★中秋/年終獎金，讓你收到會很開心。
★年度旅遊補助或旅遊活動。
★新穎辦公環境及尊重人性的工作氛圍。
★彈性上下班時間，不用跑百米趕著上班。
☆特休10天(含)以上，按到離職依比例享有年假。
☆每年享有三天給薪病假。
★婚喪喜慶津貼。
★年度免費醫療體檢。
★慶祝你生日的歡樂慶生活動。
★不定期讓你吃飽飽的聚餐。
★中秋/年終獎金，讓你收到會很開心。
★年度旅遊補助或旅遊活動。
★新穎辦公環境及尊重人性的工作氛圍。
★彈性上下班時間，不用跑百米趕著上班。
Responsibilities
1.開發FPGA硬體
•3GPP 4G/5G物理層
•其他通訊測試儀
2、為上層提供清晰的接口
3.研究相關規範
4.verilog語言開發
5.使用Matlab進行驗證
6.使用Xilinx Vitis工具進行FPGA實現
7、熟Matlab
8、3GPP/LTE/5G相關規範
9、Verilog
10、賽靈思Vitis
11、具備良好的溝通能力、團隊合作精神、責任感
•3GPP 4G/5G物理層
•其他通訊測試儀
2、為上層提供清晰的接口
3.研究相關規範
4.verilog語言開發
5.使用Matlab進行驗證
6.使用Xilinx Vitis工具進行FPGA實現
7、熟Matlab
8、3GPP/LTE/5G相關規範
9、Verilog
10、賽靈思Vitis
11、具備良好的溝通能力、團隊合作精神、責任感
Ideal Candidate
12.公立大學碩士以上、公私立大學博士
13. 工作3~10年
14. 英文中等
15. 電子電機資工、資訊科學…等系所背景
13. 工作3~10年
14. 英文中等
15. 電子電機資工、資訊科學…等系所背景
Other Requirements
Education:No Limitations
Department:No Limitations
Experience:Over 3 years of experience
Management Responsibilities:Not need to bear any management responsibilities
Business trip:No business trip required
Department:No Limitations
Experience:Over 3 years of experience
Language:
No Limitations
Business trip:No business trip required
Employee Benefits
Required by law:勞保 健保 陪產假 產假 特別休假 育嬰留停 女性生理假 勞退提撥金 產檢假 就業保險 職災保險
